| Pin access-driven design rule clean and DFM optimized routing of standard cells under Boolean constraints N Ryzhenko, S Burns, A Sorokin, M Talalay Proceedings of the 2019 International Symposium on Physical Design, 41-47, 2019 | 15 | 2019 |
| Логический синтез комбинационных схем на основе транзисторных шаблонов с регулярной топологией МС Талалай, КВ Тpушин, ОВ Венгеp Информационные технологии, 2-7, 2011 | 8 | 2011 |
| Between standard cells and transistors: Layout templates for Regular Fabrics M Talalay, K Trushin, O Venger 2010 East-West Design & Test Symposium (EWDTS), 442-448, 2010 | 6 | 2010 |
| Minimization of undesired layout patterns during standard cell synthesis NV Ryzhenko, AA Sorokin, MS Talalay, SA Bykov Проблемы разработки перспективных микро-и наноэлектронных систем (МЭС), 29-29, 2015 | 2 | 2015 |
| Минимизация числа нежелательных топологий при проектировании стандартных ячеек НВ Рыженко, АА Сорокин, СА Быков, МС Талалай Проблемы разработки перспективных микро-и наноэлектронных систем (МЭС), 121-126, 2014 | 2 | 2014 |
| Логический синтез булевой функции для проектирования интегральных схем на транзисторных шаблонах МС Талалай, КВ Трушин, ОВ Венгер Информационные технологии, 2-11, 2012 | 2 | 2012 |
| Алгоритм исправления нарушений нанометровых топологических правил в СБИС после физического проектирования МС Талалай, НВ Рыженко Проблемы разработки перспективных микро-и наноэлектронных систем (МЭС), 151-157, 2016 | 1 | 2016 |
| Метод логико-топологического синтеза нанометровых КМОП схем на основе транзисторных шаблонов МС Талалай Институт проблем проектирования в микроэлектронике Российской академии наук, 2012 | 1 | 2012 |
| Обзор подходов к проектированию регулярных ИС МС Талалай, КВ Тpушин Информационные технологии, 2-7, 2011 | 1 | 2011 |
