로드 중...
현재 시스템이 작동되지 않습니다. 나중에 다시 시도해 주세요.
연간 인용횟수
중복된 서지정보
다음 학술 문서는 학술검색에서 병합되어 있습니다.
총 인용
횟수가 첫 번째 학술 문서에 대해서만 계산됩니다.
병합된 서지정보
이 '인용' 횟수는 학술검색의 다음 학술 문서에 대한 인용문을 포함합니다.
*
표시된 인용문은 프로필에 있는 학술 문서와 다를 수 있습니다.
공동 저자 추가
공동 저자
팔로우
이 저자의 새 학술자료
이 저자를 인용한 새 학술자료
이 저자의 연구와 관련된 새 학술자료
업데이트를 받을 이메일 주소
완료
내 프로필
내 서재
통계
알리미
설정
로그인
로그인
내 프로필 만들기
인용
전체
2019년 이후
서지정보
36
15
h-index
2
2
i10-index
2
0
0
8
4
2015
2016
2017
2018
2019
2020
2021
2022
2023
1
6
8
3
1
8
1
3
2
공개 액세스
모두 보기
모두 보기
자료 1개
자료 0개
공개
비공개
재정 지원 요구사항 기준
팔로우
Harshita Vallabhaneni
Assistant Professor of ECE, Vignan's University
vignanvizag.com의 이메일 확인됨
VLSI Design
학술자료
인용
공개 액세스
제목
정렬
서지정보순 정렬
연도순 정렬
제목순 정렬
인용
인용
연도
Reliability enhancement of a steep slope tunnel transistor based ring oscillator designs with circuit interaction
A Japa, H Vallabhaneni, R Vaddi
IET Circuits, Devices & Systems 10 (6), 522-527
, 2016
18
2016
Designing energy efficient logic gates with Hetero junction Tunnel fets at 20nm
H Vallabhaneni, A Japa, S Shaik, KSR Krishna, R Vaddi
2014 2nd International Conference on Devices, Circuits and Systems (ICDCS), 1-5
, 2014
18
2014
현재 시스템이 작동되지 않습니다. 나중에 다시 시도해 주세요.
학술자료 1–2
더보기
개인정보처리방침
약관
도움말
학술검색 정보
검색 도움말